Développement d’une Solution au Niveau "Bit" au Problème de la Multiplication par une Constante

Abstract

Beaucoup d’applications dans le traitement de signal, d’image, des systèmes de contrôle … etc. basés sur les systèmes LTI, ces systèmes sont basés généralement sur des multiplications par des constantes SCM/MCM qui consomme une quantité importante des ressources. L’objectif de ce travail est le développement d’une solution au niveau bit pour la résolution de ces systèmes avec une optimisation des ressources consommées, la technique basée sur l’arithmétique RADIX-2r qui a des hautes capacités en matière de performance, et réduction du nombre des additions, de plus l’utilisation de cette heuristique au niveau bit permet plus de réduction sur les additionneurs de 1 bit, la solution décrire une description VHDL robuste et optimisé. La solution développée est une plateforme qui peut être utilisée par tout un système LTI, elle assuré la construction de ce système avec une surface réduite, consommation de puissance réduit, et une vitesse élevée.